2009-07-17 DEMUX3950F 性能測試 (1)－黎煥欣的工作部落格

2009-07-17 DEMUX3950F 性能測試 (1) 黎煥欣,吳靜澄

在前個版本的 Demux 板, 就數位化之後的功能, 大約都經過了很多的測試. 但將它用 VNA 量它的 S11 (反射波) 竟然高到 -2dB 之諎. 表示 ~ 70% 的功率都彈了回來, 可能最多只有 ~ 20% 的能量到 DEMUX 晶片中. 並且應該還有很多其它的副作用.

為了改善這個現像, 讓信號在阻抗 MATCH 的情況下傳送到 CHIP 內, 吳靜澄對 8.7GHz 會經過的 PATH 重新設計 (疊構, 線寬及所用的 SMA 頭) 均作修改. 做出來的 PCB 如下

高頻信號通過部份的放大照片

這個版子再用 VNA 量, 它的 S11 ~ -12dB, 表示 99% 的能量都送進去了. 就純以能量的觀點來看, 新版的靈敏度應該會增加 +5 ~ +6dB 的效應. 下面的測試是要量測真有如計算出來的數字.

----------------------------------------------------------------------------------------------------------------------------

測量消秏電流 (在標準狀態下, 它的電流約為 320mA @ 3.3V)

這次新做的 20 片電流測試都過關了. 但其中有兩片的 DIV REF CLK OUT 的信號有問題. 但只要不用到 REF CLK 則應無大礙. 測試之前, 要先把 J17 short 起來.

----------------------------------------------------------------------------------------------------------------------------

要決定新的 DEMUX3950F 的特性. 最簡單的方法是看輸入 CLOCK 的信號, 再看它除 16 之後出來的 LVDS 數位信號 (PCLK) 頻譜., 配置如下圖.

先用舊版 (DEMUX3950E) 測試,

在輸入強信號 (odBm) 給 CLKIN 的時候, 數位除出來的信號應該如下圖.

當 8.7Ghz 的強度慢慢變弱之後, 在下圖 ~ -13.9dBm 時,

除法輸出的頻譜就開始亂掉了.

這表示原來的 DEMUX3950E CLKIN 的可靠取樣強度要 > -13 dBm, 再弱就出問題了.

-------------------------------------------------------------------------------------------------------------------------------

同樣測試 E 與 F 版的 SD+ 的輸入狀況. 之前的用 Sample4k 量測得到約 -15dBm 可接受信號的最低位準. 相對也是 DEMAX3950E clkin 的最底位準為 -13 dBm 的值相當. 若 3950F 的 clk -33dBm 最可以動了, 希望 3950F 版本的 SD+ 的靈敏度也能好 20 dB, 這比原來以為好 5~6 dB 好太了. 這性能還要再測試以 double confirm.

------------------------------------------------------------------------------------------------------------------------------------\

我們另外用一個可以簡單測試每一個 LVDS 輸出的簡單辦法